Как стать автором
Обновить

Комментарии 17

Ну и написали бы еще про последнюю ПЛИС от Миландра.

Для сравнения так сказать.

Какие то тут все ПЛИС не просто большие а огромные. Есть че нить типа tqfp32 ?

Смотрите на Gowin GW1N и Lattice iCE40. Дешево. Сердито. Поддерживаются в Yosys.

ПЛИСы про-ва Altera и Xilinx давно превратились в монстров и ПЛИСами, в классическом понимании, более не являются, так как у них более половины площади кристалла содержат специализированные IP блоки и ARM яра. Также они требуют установки проприетарной среды и получение дорогостоящих лицензий на работу в ней и с IP блоками. Есть ограниченные условно-бесплатные версии, но с большей частью наворотов этих ПЛИС поработать не получится.

Пользуйте Yosys, в нём достаточно неплохо поддеживаются ПЛИС Gowin и без регистраций. :)

Интересно стало поиграться) А правильно я понимаю, что для того чтобы синтезировать/имплементировать нужно поставить Tabby CAD -> OSS CAD Suite -> yosys?

TabbyCAD это попытка создателей Yosys создать коммерческий продукт на базе уже разработанных open source утилит, это больше подходит для бизнеса который не хочет заморачиваться с установкой различного СПО с его зависимостями. :-) Можно конечно зайти и с этой стороны. Но мне кажется, что поставить Yosys и сопутствующие утилиты из репозиториев не так сложно и у Вас будет возможность постоянно апдейтиться. Установить нужно следующее:

https://github.com/YosysHQ/yosys.git - Yosys synthesis tool.

https://github.com/YosysHQ/nextpnr - Place and route tools, depend on chip.

https://github.com/YosysHQ/apicula - Tools and database for Gowin GW1N.

https://github.com/trabucayre/openFPGALoader - Tool for flashing FPGAs.

В некоторых дистрибутивах ОС Linux, а также в ОС FreeBSD, все это можно установить из пакетов, т.е. командой вида apt-get install yosys.

UPD1: Вот тут доступны готовые сборки: https://github.com/YosysHQ/oss-cad-suite-build/releases/latest

UPD2: Юрий Панчул выложил большой набор обучающих дизайнов в виде лабораторных работ для большого спектра FPGA плат. Лабы постороенные по мере увеличения сложности, начиная от простой работы с логикой (Де Морган) и заканчивая конвейерной обработкой. Доступно тут: https://github.com/yuri-panchul/basics-graphics-music

Насколько я понял Tabby CAD  вроде все таки не надо, надо OSS CAD Suite , либо самому компилировать по кускам, в общем - перемещаться в весьма сторонние от FPGA вещи

Это Hi-end сегмент просто. У того же Интела (бывшая Альтера) есть вполне неплохие low-cost FPGA, например MAX10. С низким потреблением и возможностью использовать одно питание

Самая большая чиплетная ПЛИС от ADM

Может таки AMD всё таки.


Зачем увеличивать сложность FPGA? Дело в том, что чем больше эмулируется ядер, тем большее количество логических ячеек требуется.

Что что эмулируется?

в том же разделе и Xiling...
чем больше увеличивается сложность - тем больше шансов удлинить цепочку и тем самым ограничить скорость распространения сигнала.

В той же степени, это относится и к специализированным ASIC, микропроцессорам, или к любой другой сложной системе. EDA (для FPGA) постоянно совершенствуются в плане оптимизации задержек, энергопотребления, скорости. Недавно на глаза попадалась статью об использованни ИИ в EDA для оптимизации place & route имено в этом контексте. Ссылку дать пока не могу. Кажется, это было в EETimes.

А што удивительного в этапе прототипирования цифровых микросхем на ПЛИС ? Причем разрабатываемая микросхема обычно еще и проходит этап эмуляции на эмуляторах. там тоже плис используются.

Если говорить за прототипирование, то обычно используется несколько ПЛИС , иногда до 20 самых больших в мире для прототипирования одной микросхемы, процессоров в данном случае

В плане реально жизни ничего. В плане этой статьи мне очень сильно показалось, что автор думал, что емкость расходуется на arm ядра. Уж сильно про количество ядер сказано, для всего остального дескать емкость большая и не нужна.
Ну и вы сами несколько раз назвали этот процесс прототипированием, а не эмуляцией.

Надеюсь я не вызвал у вас диссонанса между прототипированием и эмуляцией, это все таки разные этапы функциональной верификации со своими особенностями

Нет.

Наконец то хоть кто-то сделал мини обзор по новинкам. а то мои недельные дайджесты с 70-150 новостями по FPGA кажется нафиг ни кому не нужны

Зарегистрируйтесь на Хабре, чтобы оставить комментарий