Делаем таймер или первый проект на ПЛИС

Все же название специальности предполагает изучение подобный технологий.
Меня, собственно, другой вопрос беспокоит. Я сам обучался по специальности «автоматика» и в теме ПЛИС. А сейчас преподаю будущим прикладным программистам. Собственно вопрос хабравчанам:
Насколько оправдано давать подобную технологию именно в железе «чистым» программистам?
Вынес вопрос в ленту

гы. на той же специальности в ИТМО не то, что ПЛИС, а даже ассемблером не пахнет.

в МТУСИ на такой же специальности было в теории, поиграться можно было только со всякими кр580, к1820 и огромными стендами с дискретными элементами
интересно другое, кто нибудь зарабатывает на жизнь программированием подобных штук?

То, что описано у автора в статье, нам обещали преподавать ближе к 5 курсу, а пока мы изучаем и строем логические схемы.
На втором курсе моделировали светофор, и циферку от 0 до 9 (семи сегментный код).

Все это делали на уровне логики в демо версии пакете EWB 5.12

Вот хотел герлянду к новому году запрограммировать, но пока решил отложить на потом.

Почему же, я например вижу один сценарий: по аналогии с бутлоадером для МК, можно использовать определенную часть ресурсов самого кристалла под интерфейс загрузки конфигурации. В масштабах современных ПЛИС это может быть вполне жизнеспособно, хотя это все мои теории, проектов таких не встречал за свой недолгий опыт :)

для космоса существует отдельные FPGA, radiation hardened
точно не помню но наш шеф расказывал о своей превыдущей компании там толи спутник был полностью реконфигуряемый толи радар

Полное реконфигурирование проще и часто встречается, например, в тех же Дев-Китах от Xilinx, где на одной плате надо показать несколько примеров использования той кучи железа, что на нее напаяли.

Как правило несколько прошивок исползуют как «Dual BIOS» в современнных материнках.
Т.е. сначала грузится рабочая прошивка из 0-й страницы ПЗУ, а если CRC не сошлась или еще что-то помешало нормальной загрузке, то грузится запасная из 1-й страницы.

Ок! Спасибо, накоплю — перенесу

*

Просто на офсайте у них висит цена в 150 баксов, видимо, это оптовая. Ну 200 баксов это все равно не 8600р, как некоторые компании у нас предлагают.

Может на микроконтролере и плис было бы боле изящно и показательнее? И безо всяких kit'ов(которые и ждать долго, да и недоступны они некоторым)?

Про ORSoC не знаю.

SUN-овская плата: www.opensparc.net/fpga/sun-and-xilinx-unveil-fpga-board.html
Там есть линк на дистрибьютора: www.digilentinc.com/Products/Detail.cfm?NavTop=2&NavSub=599&Prod=XUPV5

Там много всего, смотрите сами.
На страничке платы на сайте SUN-а тоже есть линки на академические программы.

Еще стоит написать, что для разработки я использую прошивку прямо в ПЛИС, минуя конфигурационную память. При этом функциональность аналогичная, но после падения питания прошивка слетает. Для разработки вполне хватает и не тратятся никакие ресурсы. Достигнув сколько-нибудь стабильной разработки можно записать её в память.

Докажите. Тот же таймер легко делается на AVR.

а на ПЛИСе? :)

Обычно — не слово нормального железячника.

основное отличие cpld от fpga это технология перепрограмируемой матрицы и объем матрицы в эквивалентных вентилях.
1.cpld — маленькие (тысячи вентилей), fpga — большие (сотни тысяч вентилей). cpld — дешевые, fpga — дорогие.
На cpld делают живопырки. Например какойнибудь микроблочек дешифрующий основной конфиг, так как cpld можно защитить от считывания конфига в отличии от fpga.

2.cpld построены по технологии энергонезависимой flash памяти и сохраняют конфигурацию при сбросе питания.
fpga построены по технологии sram — статической энергозависимой памяти. теряют конфигурацию при потере питания. нуждаются во внешнем конфигурирующем устройстве (не обязательно спец.микруха EPCS)

3. 300MHz internal clock frequency rates не есть быстродействие изготовленного на cpld девайса. откомпилируйте ваш проект на максе (если влезет) и на cyclon-e в разделе timing analyser репорта компилятора будут реальные цифры. (хотя я могу вобщем-то и ошибаться. давно с cpld не работал, но традиционно считалось что максоподобные цплдшки тормознутые по сравнению даже с первыми flex-ами)

плюс есть куча архитектурных особенностей у cpld и fpga (типа возможности синтеза чистых триггеров не на логике) которые важны при проектировании сложных устройств. Вобщем тщательно почитать что-то типа www.altera.com/literature/hb/cyc3/cyclone3_handbook.pdf и все проясниться:)