К системам на кристалле через ПЛИСы: неделя цифровой микроэлектроники в Киеве — 24-29 апреля 2017

В этом году будет мероприятие в Новосибирске:

http://school.iis.nsk.su/lshyup-2017/masterskie-6

Мастерская №1 «Мастерская архитекторов микросхем»
Мастер: Юрий Панчул

Цифровое железо, от логических элементов до собственного процессора

Хотите узнать, как проектируют микросхемы в современных устройствах — от телефона до космического корабля? Последние 25 лет это делают с помощью методологии логического синтеза кода на языках описания аппаратуры. Именно эту технологию мы выучим в нашей мастерской и применим для проектирования собственных устройств.

Мы начнем с трех ключевых кирпичиков цифровой электроники — логического элемента, тактового сигнала и D-триггера, памяти для одного бита информации. Для наглядности мы освоим их старомодным способом, соединяя проводами микросхемы малой степени интеграции на макетной плате.

Затем мы повторим построенные схемы на языке описания аппаратуры SystemVerilog и промоделируем их на программе-симуляторе. Но как мы можем воплотить их в микросхемы? Ведь заказ коммерческой микросхемы на фабрике очень дорогой? К счастью, существуют “перестраиваемые” программируемые логические интегральные схемы (ПЛИС), платы с которыми которые мы и будем использовать для наших занятий.

Помимо упражнений с арифметическими блоками и конечными автоматами, мы попробуем построить простой процессор, похожий по микроархитектуре на процессор Mongoose-V внутри космического корабля New Horizons, который год назад пролетел мимо Плутона.

Заодно мы изучим немного программирования на ассемблере, концепцию прерываний, сравним свой процессор с промышленными микроконтроллерами и встроенными микропроцессора, вплоть до микропроцессора EyeQ5 для самодвижущегося автомобиля, который планируется для выпуска в 2020 году.

И потом в Томске:

http://nanoandgiga.com/ngc2017/digital-design

Digital Design and Computer Architecture in the Era of System on Chip (SoC) and Internet of Things (IoT)

Chairs: Yuri Panchul and Stanislav Shidlovsky

For workshop program draft in Russian, click here.

The workshop will involve its participants in the task of building the educational infrastructure for the future of Russian microelectronics. The organizers will present the educational programs originated in Imagination Technologies (the company that designed PowerVR GPU inside Apple iPhone), Radeon Technology Group of Advanced Micro Devices, and University of California Santa Cruz Extension in Silicon Valley. The lectures will be structured to show the path from student projects and research activities to popular devices in consumer electronics, automotive and airspace industries. The participants will have an opportunity to experiment with prototyping system on chips using boards with Field Programmable Gate Arrays (FPGAs) during hands-on exercises. The subtopics of the workshop will include:

Setting up the basic education in digital design in a university using Nanometer ASIC program, with the focus on RTL-to-GDSII flow, the mainstream design methodology for the past 25 years;
Improving university curriculum in embedded microcontrollers with Connected MCU course that links the traditional microcontroller subjects with computer architecture and RTOSes;
Exploring topics for the research projects in processor microarchitecture and heterogeneous computing, using MIPSfpga industrial IP core and FPGA boards;
Path to productize the research prototypes of chips for Internet of Things (IoT) using Imagination Oberon platform and Europractice IC services;
Discussion of how the market shapes the offerings in licensable processor IP market using MIPS cores from Imagination Technology as examples;
Real cases of Russian microelectronic projects that use the discussed technologies, namely Baikal Electronics, ELVEES-NeoTek, MRI Progress and Lab Systems;
<
General-purpose computing meets graphic processors, what it means for high-performance software, VR, AR and AI applications
For sample slides of the workshop speaker, Charles Dancak, click here

For previous nanometer scale ASIC seminars information, click here

Presenters include:

Sergey Brazhnikov, Science and Technology Center, Zelenograd, Russia
Master-slice Semicustom VLSI Design Flow by Means of “Kovcheg” CAD: Introduction to SystemVerilog
Charles Dancak, University of California Santa Cruz, Santa Cruz, California, USA
The Nanoscale Application-Specific Integrated Circuit (ASIC) Development Process
Boris Ivashinnikov, Komsomolsk-na-Amure State Technical University, Komsomolsk-na Amure, Russia
Intergration into MIPS: A Simple Text Terminal with Output via VGA Interface
Alexander Kamkin, Institute for the System Programming of the Russian Academy of Sciences, Moscow, Russia
A MicroTESK-based Test Program Generator for MIPS Microprocessors
Ilya Kudryavtsev, Samara National Research University, Samara, Russia
HDL Application for Digital Synthesis in FPGA
Timour Paltashev, Northwestern Polytechnica University, Fremont, California, USA
AMD Exoscale Supercomputers Strategy
Yuri Panchul, Imagination Technologies, Sunnyvale, California, USA
Digital Design and Computer Architecture in the Era of System on Chip (SoC) and Internet of Things (IoT)
Evgenii Primakov, National Research University of Electronic Technology, Zelenograd, Russia
Implementation of Wishbone as System Bus for MIPSfpga
Alexander Silantiev, National Research University of Electronic Technology, Zelenograd, Russia
Implementation of Wishbone as Sysem Bus for MIPSfpga
Stanislav Zhelnio, Gazprom Inform, Moscow, Russia
Introduction into SoC: Building an fpga-based System by Integration of MIPSfpga Processor Core with Memory and Peripheral Devices Using AHB-Lite Bus