Как стать автором
Обновить

Гибридный куб памяти (HMC): что это такое и как его подключить к FPGA

Время на прочтение 4 мин
Количество просмотров 11K
Всего голосов 16: ↑16 и ↓0 +16
Комментарии 5

Комментарии 5

О, отлично. Давно пора выбросить параллельную шину, а контроллер памяти интегрировать непосредственно в саму память.
Не совсем понятно зачем выбрали такую систему адресации. 34 бита, 6 из которых игнорируются. И неясно зачем заморачиваться с Banks и Vaults. Внутри всё равно есть контроллер, который может пересчитать логический адрес в адресное пространство чипов памяти. При гранулярности в 16 байт, используя 32-х битный логический адрес можно было адресовать 512Гб на чип. Думаю, этого более чем достаточно.
Не знаете, почему было принято именно такое решение для способа адресации?
Ситуация ровно та же, что и в DDR4 памяти: каждый банк имеет свои линии чтения, имеющие ограниченную разрядность в параллельном виде. Для получения максимальной пропускной способности пользователь памяти должен чередовать операции с разными банками. Пользователь лучше знает, как разложить информацию в памяти, чтобы задействовать её по максимуму, и при этом не держать активированными (потребляющими энергию) ненужные в данный момент банки памяти.
Интересно сравнить латентность памяти с классической.
Давно пора перейти на память встраиваемую в процессор/графический процессор. Для обычного проца хватит 4г встроенной и внешняя с существенно разными задержками обращения.
Не подскажите, какая задержка у данной памяти? Спасибо!
Зарегистрируйтесь на Хабре , чтобы оставить комментарий

Публикации

Истории