Как стать автором
Обновить

Комментарии 3

Читая первую половину текста, был уверен, что вы эмулируете память на FPGA. Только картинка внесла ясность. Как-то мутно написано…
1. Если пишете «с использованием языка Verilog HDL», так хоть бы привели здесь кусок кода контроллера с неким описанием «что здесь происходит».
2. Блочный ввод уже давно архаичность — все можно написать на верилоге в 2 файлах (топ и ваш модуль) + пины.
3. Зачем внешняя SRAM? Если хотели проиллюстрировать работу с памятью написали бы код работы с внутренним SRAM по двум портам (На Верилоге его можно инферить (7 строк кода), а не вставлять как модуль). Тогда бы и через SignalTap показали, что в результате в памяти сохранилось по результатам просто цикла.
4. Внутренний симмулятор квартуса хорош на первых порах. Попробуйте использовать настоящие симуляторы (ModelSim и тп), особенно, с учетом того, что в последних версиях квартуса его убрали полностью.
Благодарю за конструктивную критику. Обязательно учту в следующий раз.
У меня как раз сейчас тот этап, который и называется «на первых порах».
Блочный ввод — архаизм. Да, я уже пришел к подобному выводу. В нынешнем моём проекте — только HDL.
С симулятором не испытывал, честно говоря, проблем. Наверное неопытность сказывается.
Зарегистрируйтесь на Хабре, чтобы оставить комментарий

Публикации