Привет, Хабр! Принесли материалы с недавнего митапа для FPGA/ASIC/RTL-инженеров — добавляйте в закладки, чтобы посмотреть в свободное время. В докладах вас ждут:
• Шаблоны документов, которые нужны при функциональной верификации, и шаблон проекта для организации итеративной сборки.
• Обзор плюсов и минусов существующих систем для автоматизации тестирования на FPGA-стендах.
• Способ оценки производительности коммерческого ПЛИС-кластера и собственного решения.