Новая энергосберегающая схема триггеров разрабатывается на базе 40 нм CMOS процесса. Ее использование позволит сократить потребление энергии в мобильных устройствах. Исследования показали, что в новой схеме рассеивание мощности на 77% меньше, а сокращение энергопотребления в модуле беспроводной связи составило 24%.
Триггер (Flip-Flop) — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю. Типовая «система-на-чипе» использует от 100 тыс. до 10 млн. триггеров, которые являются необходимой частью дизайна. Обычный триггер встраивается в буфер синхронизации для того чтобы передавать по цепи сигнал.
Традиционная схема
Для того чтобы сохранить энергию, Toshiba изменила структуру стандартного триггера и убрала буфер синхронизации. Этот подход создает проблему рассеивания информации между схемой записи данных и состоянием схемы в триггере, которую Toshiba преодолела, добавив к триггеру адаптированную связующую схему. Комбинация nMOS и pMOS-транзистора ослабляет
столкновение токов.
Новая конфигурация
Несмотря на добавление адаптивной связующей схемы, общее упрощение базовой конфигурации сокращает количество транзисторов с 24 до 22, и площадь ячеек, меньше чем в обычном триггере.
Триггер (Flip-Flop) — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю. Типовая «система-на-чипе» использует от 100 тыс. до 10 млн. триггеров, которые являются необходимой частью дизайна. Обычный триггер встраивается в буфер синхронизации для того чтобы передавать по цепи сигнал.
Традиционная схема
Для того чтобы сохранить энергию, Toshiba изменила структуру стандартного триггера и убрала буфер синхронизации. Этот подход создает проблему рассеивания информации между схемой записи данных и состоянием схемы в триггере, которую Toshiba преодолела, добавив к триггеру адаптированную связующую схему. Комбинация nMOS и pMOS-транзистора ослабляет
столкновение токов.
Новая конфигурация
Несмотря на добавление адаптивной связующей схемы, общее упрощение базовой конфигурации сокращает количество транзисторов с 24 до 22, и площадь ячеек, меньше чем в обычном триггере.