Comments 37
В заголовке — 128 Гбит, в теле — гигабайты. Как правильно то?
Правильно и там, и там.
Всегда считал, что GB (1024 Kb) отличается от Gb (1 000 000 byte). Судя по пресс-релизу, либо я не прав, либо им пофиг на обозначения.
Народ, чего минусуем-то? В одном случае речь шла о пропускной способности, а в другом о емкости носителя. Тот факт, что «одинаковая циферка» — просто совпадение, госпадебожемой.
Дабы развеять ваши сомнения, вот ссылка на официальный пресс-релиз:
global.samsungtomorrow.com/?p=23621
global.samsungtomorrow.com/?p=23621
>>128-gigabit (Gb)
гигабит. Значит, на 16Гб чипы.
гигабит. Значит, на 16Гб чипы.
Объем измеряется гигабайтами же. Гигабит не единица измерения пропускной способности?
«10 nanometer (nm)-class* » из пресс-релиза означает не 10-нм техпроцесс, а какой-то техпроцесс из диапазона 10 нм — 19 нм ("*10nm-class means a process technology node somewhere between 10 and 20 nanometers.")
Глупый маркетинг. К тому же про «класс» в заголовке не указано, просто написали 10нм
Следующий шаг — маркетинговая сингулярность: 9 нм как «0 нм класс»:)
Вот очень интересно что они придумают в таком случае.
Кажется они начали проталкивать эту идею с классами по той причине,
что дальше будет сложновато двигаться хоть в сколь либо значительном темпе
в сторону уменьшения техпроцесса.
Не потому же, что они сами не могут точно сказать что за техпроцесс.
Скрывают, значит что-то тут не чисто.
Кажется они начали проталкивать эту идею с классами по той причине,
что дальше будет сложновато двигаться хоть в сколь либо значительном темпе
в сторону уменьшения техпроцесса.
Не потому же, что они сами не могут точно сказать что за техпроцесс.
Скрывают, значит что-то тут не чисто.
Владельцы хассельбладов ликуют ;)
А количество циклов перезаписи не заявлено? Как бы оно совсем маленьким не оказалось…
MCP-чипы (MCP – multi-chip package, мульти-чиповая упаковка) флэш-памяти NAND благодаря объединению сразу 2/4/8/16 элементов под одним корпусом. Таким образом, появляется возможность производства 128-гигабитных чипов, на основе которых на рынке появятся устройства, позволяющие хранить до 32/64/128/256 Гбайт информации в одном «чипе как на картинке»
Чем так сильно отличается флэш-память от прочих микросхем, что Интел с его монструозными технологическими мощностями сейчас едва осиливает 22нм CPU, а Самсунг готов поставлять микросхемы памяти на 1* нм уже сегодня? Понятно, что микросхема флеш-памяти по определению имеет более простую архитектуру, чем процессор, но разве это главный фактор?
А почему Вам этот фактор не кажется правдоподобным? Сравнивать процессор с памятью, что машину с телегой. У памяти гораздо проще схематика и блоки однородные. Если некоторое количество ячеек будет нерабочее, то их довольно легко можно отключить. А у процессора довольно разнородная структура, потому это сделать гораздо сложней. Вообще все новые техпроцессы обкатывали на обычных микросхемах DRAM памяти, которые считаются наиболее простыми в производстве.
Флеш отличается от DRAM памяти и логических микросхем большей регулярностью структуры. Вот слайд из презентации 2007 года от ведущего мирового производителя оборудования для фотолитографии, на котором приводятся схемы топологий, фотографии и развитие техпроцессов для 3 видов микросхем
Оптическая литография для регулярных структур (наборы прямых линий), из которых состоит NAND флеш, проще чем для нерегулярных. Например, возможно применение двух масок, каждая из которых будет засвечивать только четные или только нечетные линии (Double patterning).
Из-за этого новый техпроцесс сначала можно использовать для выпуска флеш-памяти, затем для DRAM-памяти, а позже всего — для логических микросхем.
NAND, DRAM, LOGIC
Слайд 2 из www.sematech.org/meetings/archives/litho/8373/pres/06-Flagello.pdf
Стоит учитывать, что с введением EUV к 2011 году для flash они были слишком оптимистичны
Слайд 2 из www.sematech.org/meetings/archives/litho/8373/pres/06-Flagello.pdfСтоит учитывать, что с введением EUV к 2011 году для flash они были слишком оптимистичны
Оптическая литография для регулярных структур (наборы прямых линий), из которых состоит NAND флеш, проще чем для нерегулярных. Например, возможно применение двух масок, каждая из которых будет засвечивать только четные или только нечетные линии (Double patterning).
Из-за этого новый техпроцесс сначала можно использовать для выпуска флеш-памяти, затем для DRAM-памяти, а позже всего — для логических микросхем.
SPIE: FAB Expectations spie.org/x30139.xml (2008)
dx.doi.org/10.1117/12.920313 (2012):
Due to the relative simplicity of the NAND layout, it has been possible to scale this type of memory device faster than DRAM or SRAM, resulting in different rates of feature size reduction and increasing bit density.
In memory technology there is significant pressure to scale faster than logic devices due to intense competition and staggering reductions in average selling price per year (typically ~40%). As a result, in recent years the density for NAND flash chips has doubled every year, allowing a new variant of Moore's Law to appear, Hwang's Law, named after C.G. Hwang of Samsung Electronics.
dx.doi.org/10.1117/12.920313 (2012):
NAND flash technology node has shrunk below to 1x nm patterning with significant progresses of double patterning technology (DPT) and spacer patterning technology (SPT).
Может, глупый вопрос, но что значит 3-битный чип? каждая ячейка памяти может хранить не только бинарные значения 0/1, но ещё и значение 2?
Обычно в троичной логике состояния обозначают как "-1", «0», «1»
А так да, три состояния. Если не ошибаюсь, такую память очень давно анонсировали, но то было «в лаборатории».
А так да, три состояния. Если не ошибаюсь, такую память очень давно анонсировали, но то было «в лаборатории».
В пресс-релизе написали «3bit multi-level-cell», и это должно быть «Triple Level Cell» (TLC), когда каждая ячейка хранит три бита. Состояний не 3, а целых 8. Частный случай Multi-level cell, из которых чаще встречается вариант с двумя битами на ячейку (4 состояния). Вот статья в AnandTech www.anandtech.com/print/5067/understanding-tlc-nand в которой отмечают увеличенные задержки доступа к TLC по сравнению с двухбитными ячейками и дальнейшее уменьшение количества циклов перезаписи.
Почему прекратили разработку 3-х битных компьютеров?
имел ввиду троичный компьютер
Логика состояний «0» и «1» проще.
А у логики «-1», «0», «1» производительность/количество транзисторов выше.
А у логики «-1», «0», «1» производительность/количество транзисторов выше.
Просто на паре «Математическая логика и алгоритмы» говорилось, что если бы троичный комп. и сейчас развивали, то можно было добиться в 2-3 раза высшей мощности! Это правда?
Троичная логика
Троичный_компьютер
(
Выдержки:
1. Наибольшей плотностью записи информации обладает система счисления с основанием равным основанию натуральных логарифмов, то есть равным числу Эйлера (е=2,71…).
2. При сложении тритов в троичных полусумматорах и в троичных сумматорах количество сложений приблизительно в 1,5 раза меньше, чем при сложении битов в двоичных полусумматорах и в двоичных сумматорах, и, следовательно, быстродействие при сложении приблизительно в 1,5 раза больше
)
Троичный_компьютер
(
Выдержки:
1. Наибольшей плотностью записи информации обладает система счисления с основанием равным основанию натуральных логарифмов, то есть равным числу Эйлера (е=2,71…).
2. При сложении тритов в троичных полусумматорах и в троичных сумматорах количество сложений приблизительно в 1,5 раза меньше, чем при сложении битов в двоичных полусумматорах и в двоичных сумматорах, и, следовательно, быстродействие при сложении приблизительно в 1,5 раза больше
)
Sign up to leave a comment.
Коротко о новом: Samsung запускает производство 3-битной MLC NAND памяти емкостью 128 Гбит на основе 10-нм техпроцесса