Компания Arm объявила о расширении своей линейки серверов семейства Neoverse, презентовав сразу две новинки: это две платформы с кодовыми названиями «Neoverse V1 Zeus» и «Neoverse N2 Perseus». Первая является новинкой, вторая платформа — наследник уже существующей Neoverse N1.
Оба продукта будут производиться на техпроцессах 7 и 5 нм, что, по мнению представителей компании, позволит составить конкуренцию уже существующим х86-64 решениям от других производителей. Также интересен и глобальный архитектурный подход Arm к новым серверным системам: отказ от классической оптимизации и соблюдение негласного баланса между энергопотреблением, производительностью и площадью кристалла, в пользу больших возможностей и мощности оборудования.
Планируется, что базой новых чипов V1 Zeus станет проект Cortex-X1 Hera — семейство процессоров компании, которые производятся сразу в трех техпроцессах в 10, 7 и 5 нм и имеют от 1 до 8 ядер с частотой до 3,0 GHz на CPU-0. Но если Hera — стандартный чип для масс-маркета, то проекты Zeus и Perseus будут чем-то абсолютно новым.
Сбрасывая с себя традиционные ограничения, которые накладываются «приемлемым размером» чипа и пороговым тепловыделением, Arm планирует выпустить весьма мощный продукт. В первую очередь значительно вырастут показатели доступного размера буферов, кешей, окон и очередей, а показатель IPC для одного потока планируется увеличить на 50% в сравнении с Neoverse N1.
Также планируется поставлять вместе с ядром и новые векторные инструкции Scalable Vector Extension (SVE), основная особенность которых — переменная ширина, что позволит разработчикам SoC работать с шинами от 128 до 2048 бит с шагом 128 бит.
V1 Zeus уже практически доступен: все эти решения будут реализованы в грядущем 72-ядерном Arm-процессоре SiPearl Rhea для европейских суперкомпьютеров. Но еще интереснее выглядит линейка N2. Она более сбалансирована, чем V-серия, ориентированная на максимальную производительность любой ценой, но при этом Neoverse N2 получит поддержку как минимум HBM3, CXL 2.0, CCIX 2.0, SVE и bfloat16, но последнее — в виде двух 128-бит блоков. Архитектурные решения Arm в новом процессоре позволят получить 40% прирост IPC в однопоточном режиме по сравнению с предыдущим поколением N1.
В отличие от Zeus, Perseus планируется сделать массовым процессором. В планах компании выпуск «камней» на этой платформе с достаточно широким спектром характеристик: младшие модели от 8 до 16 ядер с TDP 20-35 Вт и старшие на 12-36 ядер и с TDP в диапазоне от 30 до 80 Вт. Даже при этих показателях процессоры Arm выглядят конкурентно на фоне 65-105 Вт термопакетов Intel и AMD.
Будет у линейки Perseus и серверное исполнение. В планах Arm создание монстров на 32-192 ядра с термопакетом от 80 до 350 (!) Вт. Выглядит очень интересно, однако остается открытым вопрос об эффективном охлаждении этого гиганта.
После 2022 года к выходу планируется следующее поколение процессоров Neoverse, которые получат кодовое имя в честь еще одного греческого бога — Poseidon. Про Poseidon пока говорится мало, но представители компании заявляют, что он станет производительнее предшественника на 30%, получит улучшения векторных инструкций и машинного обучения, поддержку будущих версий CCIX и CXL и еще больше ядер благодаря оптимизации упаковки.
Оба продукта будут производиться на техпроцессах 7 и 5 нм, что, по мнению представителей компании, позволит составить конкуренцию уже существующим х86-64 решениям от других производителей. Также интересен и глобальный архитектурный подход Arm к новым серверным системам: отказ от классической оптимизации и соблюдение негласного баланса между энергопотреблением, производительностью и площадью кристалла, в пользу больших возможностей и мощности оборудования.
Планируется, что базой новых чипов V1 Zeus станет проект Cortex-X1 Hera — семейство процессоров компании, которые производятся сразу в трех техпроцессах в 10, 7 и 5 нм и имеют от 1 до 8 ядер с частотой до 3,0 GHz на CPU-0. Но если Hera — стандартный чип для масс-маркета, то проекты Zeus и Perseus будут чем-то абсолютно новым.
Сбрасывая с себя традиционные ограничения, которые накладываются «приемлемым размером» чипа и пороговым тепловыделением, Arm планирует выпустить весьма мощный продукт. В первую очередь значительно вырастут показатели доступного размера буферов, кешей, окон и очередей, а показатель IPC для одного потока планируется увеличить на 50% в сравнении с Neoverse N1.
Также планируется поставлять вместе с ядром и новые векторные инструкции Scalable Vector Extension (SVE), основная особенность которых — переменная ширина, что позволит разработчикам SoC работать с шинами от 128 до 2048 бит с шагом 128 бит.
V1 Zeus уже практически доступен: все эти решения будут реализованы в грядущем 72-ядерном Arm-процессоре SiPearl Rhea для европейских суперкомпьютеров. Но еще интереснее выглядит линейка N2. Она более сбалансирована, чем V-серия, ориентированная на максимальную производительность любой ценой, но при этом Neoverse N2 получит поддержку как минимум HBM3, CXL 2.0, CCIX 2.0, SVE и bfloat16, но последнее — в виде двух 128-бит блоков. Архитектурные решения Arm в новом процессоре позволят получить 40% прирост IPC в однопоточном режиме по сравнению с предыдущим поколением N1.
В отличие от Zeus, Perseus планируется сделать массовым процессором. В планах компании выпуск «камней» на этой платформе с достаточно широким спектром характеристик: младшие модели от 8 до 16 ядер с TDP 20-35 Вт и старшие на 12-36 ядер и с TDP в диапазоне от 30 до 80 Вт. Даже при этих показателях процессоры Arm выглядят конкурентно на фоне 65-105 Вт термопакетов Intel и AMD.
Будет у линейки Perseus и серверное исполнение. В планах Arm создание монстров на 32-192 ядра с термопакетом от 80 до 350 (!) Вт. Выглядит очень интересно, однако остается открытым вопрос об эффективном охлаждении этого гиганта.
После 2022 года к выходу планируется следующее поколение процессоров Neoverse, которые получат кодовое имя в честь еще одного греческого бога — Poseidon. Про Poseidon пока говорится мало, но представители компании заявляют, что он станет производительнее предшественника на 30%, получит улучшения векторных инструкций и машинного обучения, поддержку будущих версий CCIX и CXL и еще больше ядер благодаря оптимизации упаковки.
